파인뉴스

전자 한 개로 논리신호를 처리하여 소비전력을 획기적으로 줄일 수 있는 테라비트급 고집적 실리콘반도체 논리회로의 핵심기술인 “낸드 및 노어회로 온칩 나노집적공정 기술”이 세계 최초로 개발되었다.

과기부 21세기 프론티어 연구개발사업의 지원을 받은 충북대 최중범(崔重範)교수 연구팀(테라급나노소자개발사업단 세부과제 수행)은 자체 개발한 10nm급 실리콘 단전자 소자(SET : Single Electron Transistor) 제작기술을 기반으로 세계 최초로 웨이퍼 상에 낸드(NAND) 및 노어(NOR) 논리회로 온칩 집적공정에 성공하였다.

기존 CMOS 회로가 0 혹은 1이라는 입력값에 의해서만 연산이 가능하고, 4가지 기본논리를 수행하기 위해서는 별도의 회로가 필요했으나 이번에 개발된 단전자 낸드/노어회로는 단전자 트랜지스터의 저소비전력 특성 외에 한 개의 회로에 0, 1, 2, 3 이라는 다중치의 입력값으로 연산과 4가지의 기본 논리가 가능하여 집적화 공정시 필요한 회로의 수가 감소하여 집적도를 크게 향상시킬 수 있게 되었다.

10nm 이하의 테라급 집적회로에 기존의 CMOS를 이용하면 스위칭 시 소비전력이 크게 증가하여 동작회로의 온도가 태양의 표면온도까지 오르기 때문에 SET를 이용한 다중치 로직연산 도입이 필수적으로 대두되어 왔으며, 다중치 로직회로는 기존 CMOS 회로의 한계를 극복할 수 있는 차세대 나노소자 회로들 가운데 하나로 기대되고 있다.

이번에 개발된 테라급 단전자 논리회로기술은 한국이 특히 취약한 비메모리 기술이며, 메모리와 결합한 시스템 온 칩(System On Chip) 등의 차세대 반도체 신기술에 적용하여 다기능 초저전력 CPU 및 모바일 통신기기 등 새로운 나노소자 시장창출이 기대된다. 또한 2015년경 약 6,000억불 규모로 예상되는 세계 반도체 시장을 주도할 수 있는 역량을 갖추는 데 큰 기여를 할 것으로 기대된다.

이번 연구성과를 통해 그동안 일본 NTT가 주도해온 SET 기술을 추월할 수 있게 되었으며, 나노소자회로 핵심원천기술을 확보하게 되어 2010년 이후 차세대 테라급 디지털 전자공학에서 세계를 리드할 수 있는 기반을 마련하였고,

반도체물리학 및 나노고체소자 분야에서 국제적으로 저명한 국제반도체물리학술대회(유럽 비엔나, 2006. 7.24～7.28.) 및 국제고체나노소자학술대회(일본 요코하마, 2006. 9.12～9.15.)에서 소개되어 큰 주목을 받았다.

이 기술과 관련하여 국내특허 6건 및 국제 특허 1건을 출원하였다.